长期以来，HBM一直是AI加速器主流的高速存储器，但近期多款产品已转向供应稳定、功耗更优的LPDDR方案。作为应对，英特尔正布局其新一代XBM存储技术方案——这套全新架构有望在保持HBM性能水准的同时，解决成本与产能受限的瓶颈。
与高通今年展示的HBC架构相似，XBM在设计中明显追求更高的带宽整合与能效表现。其中后段晶体管(BEOL)与1T1C DRAM单元的引入是其关键创新——晶体管被安排在后端金属层附近，从而显著提升了TSV的布局密度与面积效率。相比传统的前端晶体管DRAM结构，这一改造被认为可有效提升带宽上限。
技术细节上，XBM采用交叉式批次内存结构，能集成一个可选基础芯片与多级存储堆叠，每颗存储片容量介于0.5GB到5GB。系统经由32 GT/s带宽UCIe接口进行连接，具备多封装选项支持能力，例如MoP方案可实现在紧凑型封装中提供大容量高带宽方案。英特尔披露，每个XBM晶片与封装尺寸预计能与HBM4方案持平。
业界分析普遍将XBM与年初公开的Z‑Angle Memory项目关联。后者作为英特尔与力积电(PSMC)、软银合资团队共同开发的存储协议，尚未对外公布详细的量产时间。但从路线图来看，XBM已被明确标定在未来六年内实现商业部署，有望成为HBM4阶段重要的可选路径之一。
在当前LPDDR替代应用背景下，XBM的架构性尝试也为计算芯片在多场景带宽匹配层面打开了新思路，尤其是在小形态芯片中实现高容量高带宽一体化的应用提供技术准备。
浙公网安备 33010502007447号